试题详情
简答题用filp-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage.
  • 关注下方微信公众号,在线模考后查看

热门试题