试题详情
- 简答题某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】Cache的命中率是多少？
关注下方微信公众号，在线模考后查看
热门试题
- 按照（）控制方式，系统总线可分为同步总线
- 已知被乘数X=-1011，乘数Y=-11
- （）中的信息不能被CPU直接访问。
- 简述布尔代数有三种基本逻辑操作。
- 设计指令格式要注意三个问题，它们是（）。
- 如果一个地址的高S位被用作组索引，每行包
- 在组合逻辑控制器中，微操作控制信号由（）
- 根据舍入到偶数规则，选出10.1102舍
- 按流水线结构，流水线可以分为（）。
- 内存数据寄存器MDR是存放从内存读出的数
- 在中断响应过程中，保护程序计数器的作用是
- 不同信号在同一信号线上分时传输的方式称为
- 即将执行的指令存于内存的地址号存放在（）
- 某RAM存储器容量为128K×16位则地
- 操作数在指令指明的寄存器中，该寻址方式称
- （）方式对实现程序浮动提供了支持。
- 控制器的控制方式有（）、（）和（）三种形
- 数的真值变成机器码时有几种表示方法，它们
- Cache是指（）
- 为了缩短指令中某个地址段（或地址码）的位