试题详情
- 单项选择题当存储器读写速度较慢时，需产生一个READY信号以实现与CPU的同步，CPU将在总线周期的（）时候采样该信号。
A、T2下降沿
B、T3下降沿
C、T2上升沿
D、T3上升沿
关注下方微信公众号，在线模考后查看
热门试题
- SCSI软接口是指什么？
- 指令MOVAX，[BX][SI]中源操作
- 8255工作于中断方式传送数据时，可供使
- 过程可重入是指什么？
- 8259A的全嵌套方式和特殊全嵌套方式有
- 8086 CPU只在（）时，才执行总线周
- 机器数可以用不同的方法表示，常用的编码方
- 8086CPU复位后，寄存器中的值将进入
- 多重循环的内循环要完整地包含在外循环中，
- 8086/8088中断系统中断类型码的范
- 若某微机系统的系统RAM存储器由四个模块
- 什么叫半导体存储器的存取周期？
- 在T1状态下，80
- 假设（AL）=10101111B，CF
- 静态RAM与动态RAM有何区别？
- 8086/8088系统用的时钟发生器产生
- 计算机系统中的三大总线通常指（）、（）、
- 微处理器为什么需要用接口和外设相连接？
- 82371AB内部由哪16个功能部件组成
- 8253有（）个独立的计数器。