试题详情
- 简答题 下图给出了某CPU内部结构的一部分,MAR和MDR直接连到存储器总线(图中省略)。在两个总线之间的所有数据传送都需经过算术逻辑部件ALU。ALU可实现的部分功能及其控制信号如下: MOVa:F=A;MOVb:F=B;a+1:F=A+1;b+1:F=B+1 a-1:F=A-1;b-1:F=B-1其中A和B是ALU的输入,F是ALU的输出。假定JSR(转子指令)指令占两个字,第一个字是操作码,第二个字给出子程序的起始地址,返回地址保存在主存的栈中,用SP(栈指示器)指向栈顶,按字编址,每次从主存读取一个字。请写出读取并执行JSR指令所要求的控制信号序列(提示:当前指令地址在PC中)。

关注下方微信公众号,在线模考后查看

热门试题
- 在流水线中解决数据相关的技术有哪些?
- 若[x]补=11101100(单符号位)
- CD-ROM光盘的外缘有5mm宽的范围因
- 调度分支延迟指令的三种常用方法的特点和局
- 什么是TLB?
- 简述在cache失效率的策略中,编译优化
- 通道分为哪三种类型?它们分别适合为哪种外
- 盘阵列有哪些分级?
- 设x=-0.01011,y=0.0101
- 中断响应由高到低的优先次序宜用()
- 按照流水的级别来分,流水线可分为哪三类?
- Cache的替换算法有3种()、()和最
- 设A4~A
- 程序员编写程序时使用的地址是()。
- 在MIPS指令集中需要增加一条swap指
- 沿资源重复技术途径发展的同构型多处理机的
- 级控制多级立方体网络能实现()函数的功能
- 流水线消除速度瓶颈的方法有()和瓶颈子过
- 静态互连网络中常见的二维网有()。
- 改进Cache的性能的三种途径是()。