试题详情
- 简答题 假定某计算机的cache共16行,开始为空,块大小为1个字,采用直接映射方式。CPU执行某程序时,依次访问以下地址序列:2,3,11,16,21,13,64,48,19,11,3,22,4,27,6和11。要求: (1)说明每次访问是命中还是缺失,试计算访问上述地址序列的命中率。 (2)若cache数据区容量不变,而块大小改为4个字,则上述地址序列的命中情况又如何?
关注下方微信公众号,在线模考后查看

热门试题
- 增强CISC机器的指令功能主要从哪几方面
- 根据CPU性能公式,程序的执行时间等于(
- 写合并是提高写缓冲利用率的技术。
- 定点运算器用来进行()。
- 程序员编写程序时使用的地址是()。
- 计算机指令集结构设计所涉及的内容有哪些?
- 按照Cache产生失效的原因不同,可以把
- 并行处理机
- 存储层次的性能参数有()4个。
- 流水线中有哪三种相关?各是什么原因造成的
- 提高计算机系统并行性的主要途径有时间重叠
- 延迟分支的三种调度方法是()。
- 在存储器层次结构设计中,论述首先要解决的
- 简述在cache失效率的策略中,编译优化
- 对机器语言程序员透明的是()。
- 微程序设计技术是利用()方法设计()的一
- 写调块策略是用于写操作失效时的策略。
- 模拟与仿真的主要区别和适合场合是什么?
- Tandem公司发表的Cyclone高可
- 若机器M1和M2具有相同的指令集,其时钟