试题详情
- 简答题设CPU内部的部件有：PC、IR、MAR、MDR、ACC、ALU、CU，且采用非总线结构。写出加法指令ADDX（X为主存地址）在执行阶段所需的全部微操作。
关注下方微信公众号，在线模考后查看
热门试题
- 采用虚拟存储器的主要目的是（）。
- 建立高速缓冲存储器的理论依据是（）。
- 假设同一套指令集用不同的方法设计了PCA
- 只读存储器ROM的特点是通过一定方式将（
- 一片74182芯片可以拖带（）片7418
- 一个双面软盘，每面有40道，每道9个扇区
- 早期将（）和（）合在一起称为CPU（）
- 一个定点数由符号位和数值域两部分组成。按
- Cache是一种高速缓冲存储器，是为了解
- 运算中会产生溢出的是（）
- 设浮点数的格式为：阶码 5 位，尾数 6
- 实现主存地址与Cache地址的映射是由硬
- 假设高速缓存的结果将32个地址位划分成了
- 在IA32中，下列寄存器不属于通用寄存器
- 指令周期一般由（）、取操作数（包括取源操
- 汉字输出有（）和（）两种形式。
- 实现除法须要三个寄存器，即（）寄存器。
- 主机中能对指令进行译码的部件是（）。
- 分支预测的目的是为了（）
- 简述RISC的特点。