试题详情
- 简答题 假定下图单周期数据通路对应的控制逻辑发生错误，使得在任何情况下控制信号RegWr、RegDst、Branch、MemWr、ExtOp、R-type总是为0，则哪些指令不能正确执行？为什么？
关注下方微信公众号，在线模考后查看
热门试题
- DLX的数据类型中，提供了（）和（）数据
- 常见的导致结构相关的原因有哪些？为什么流
- 流水线深度受限于流水线的延迟和额外开销。
- 从计算机执行程序的并行性看，由低到高的并
- 在指令系统设计中，操作数类型的表示主要有
- 流水线最大吞吐率
- “延迟分支”方法的主要思想是什么？
- 并行处理面临着哪两个重要挑战？
- 若有两个基准测试程序P1和P2在机器M1
- 并行（阵列）处理机主要实现的是（）
- 简述写作废和写更新协议性能上的差别。
- 由多个同种类型组成的处理机称为同构型多处
- 什么是请求字处理技术？请求字处理技术有哪
- 假定一个存储器系统支持4体交叉存取，某程
- Cache存储器写操作时，只写入Cach
- 地址映像方法有（）、（）和（）等三中，其
- 目前的计算机中，代码形式是（）。
- 评价存储层次的主要参数有哪些？
- 描述流水线的工作，常采用时空图的方法。在
- 假定主存和磁盘存储器之间连接的同步总线具