试题详情
- 简答题CPU的地址总线16根(A15-A0,A0是低位),双向数据总线16根(D15-D0),控制总线中与主存有关的信号有/MREQ(允许访存,低电平有效),R/W(高电平读命令,低电平写命令)。主存地址空间分配如下:0~8191为系统程序区,由EPROM芯片组成,从8192起一共32k地址空间为用户程序区,最后(最大地址)4k地址空间为系统程序工作区。上述地址为10进制,按字编址。现有如下芯片:
请从上述芯片中选择芯片设计该计算机主存储器,画出主存逻辑框图,注意画选片逻辑(可选用门电路及译码器)。
关注下方微信公众号,在线模考后查看

热门试题
- 总线的共享性,即总线所连接的部件都可通过
- 半导体存储器芯片的译码驱动方式有几种?
- 计算机硬件系统的主要指标有哪些?
- 妨碍优化的主要因素和程序性能度量标准分别
- 中断向量就是中断服务子程序的()
- 寄存器间接I/O端口寻址方式,端口的地址
- 非易失性存储器不包括 ()
- n+1位定点整数的补码表示范围是()。
- 某计算机的控制器采用微程序控制方式,微指
- 采用数据旁路技术可以解决流水线的()
- 微程序存放在()。
- 设生成多项式为x3
- 对于数0x12345678,使用大端格式
- 实现除法须要三个寄存器,即()寄存器。
- ()方式对实现程序浮动提供了支持。
- 计算机中哪些部件可以用于存储信息?按速度
- Cache是指介于()与()间速度快容量
- 有int *xp,*yp,则执行*xp
- 在一个I/O接口中,可能有()、()和(
- 下列不属于浮点运算器的部件是()