试题详情
- 简答题在VHDL的常用对象中，信号、（）可以被多次赋予不同的值，常量只能在定义时赋值。
关注下方微信公众号，在线模考后查看
热门试题
- VHDL程序一般包含几个组成部分？各部分
- 进程语句是设计人员描述结构体时使用最为频
- VHDL程序的基本结构至少应包括（）、结
- 简述VHDL程序的基本结构。
- VHDL可以采用层次化的设计，一个高层的
- VHDL程序的基本结构包括库、（）、实体
- 试举出两种可编程逻辑器件（）、FPGA。
- 简述如何利用计数器精确控制时序。
- 结构体有三种描述方式，分别是（）、行为、
- VHDL语言构造体的描述方式有哪几种？试
- 用IF语句编写一个二选一电路，要求输入a
- 并置运算符&的功能是（）。
- 根据已给出的二-十（BCD）进制优先权编
- 语句type wr is（wr0，wr1
- 传统的系统硬件设计方法是采用自上而下（t
- 简述moore状态机和mealy状态机的
- VHDL语言与计算机C语言的没有差别。
- 位类型的初始化采用（字符/字符串）（）、
- 基于乘积项技术构造的可编程逻辑器件叫做（
- 简述VHDL语言与计算机语言的差别。