试题详情
- 判断题传统的系统硬件设计方法是采用自上而下（top down）的设计方法，利用硬件描述语言（HDL）的硬件电路设计方法采用自下而上（bottom up）的设计方法。
关注下方微信公众号，在线模考后查看
热门试题
- VHDL是否区分大小写？
- 表达式C<=A+B中，A、B、C的数据类
- VHDL程序的基本结构至少应包括（）、结
- 简述CPLD与FPGA的异同。
- VHDL语言中std_logic类型取值
- 简述信号与变量的区别。
- 用IF语句编写一个二选一电路，要求输入a
- VHDL语言构造体的描述方式有哪几种？试
- VHDL语言的变量和信号有什么区别？
- 进程语句是设计人员描述结构体时使用最为频
- 用IF语句编写一个四选一电路，要求输入d
- 进程执行的机制是敏感信号（）。
- 三态门电原理图如右图所示，真值表如左图所
- 一个最简单的VHDL语言由哪几部分组成？
- 端口模式有哪几种？buffer类型与in
- Moore状态机输出只是状态机当前状态的
- 下面是三人表决器的VHDL描述，分析其实
- 编写一个4位加法计数器VHDL程序的进程
- 进程语句中，不管在何时，process语
- 指出下面的实体描述中存在的四处语法错误并