试题详情
- 简答题表达式C<=A+B中，A、B、C的数据类型都是STD_LOGIC_VECTOR，是否能直接进行加法运算？说明原因和解决方法。
关注下方微信公众号，在线模考后查看
热门试题
- VHDL语言构造体的描述方式有哪几种？试
- 简述VHDL程序的基本结构。
- 请简述自上至下硬件电路设计方法的基本过程
- 编写一个数值比较器VHDL程序的进程（不
- 进程执行的机制是敏感信号（）。
- digital_ _8标识符合法吗？
- 设D0为’1’，D1为’0’，D2为’1
- 下面是三人表决器的VHDL描述，分析其实
- 基于乘积项技术构造的可编程逻辑器件叫做（
- （）状态机输出只依赖于器件的当前状态，与
- VHDL程序一般包含几个组成部分？各部分
- 定义一个变量a，数据类型为4位位向量（）
- 整型对象的范围约束通常用（）关键词，位矢
- 完成下图所示的触发器。
- 12_bit标识符合法吗？
- Moore状态机输出只是状态机当前状态的
- 进程必须位于（）内部，变量必须定义于（）
- VHDL的客体，或称数据对象包括了常数、
- 在一个实体的端口方向说明时，输入使用in
- 1_Digital标识符合法吗？否，/1