试题详情
- 简答题（）状态机输出只依赖于器件的当前状态，与输入信号无关。
关注下方微信公众号，在线模考后查看
热门试题
- 并置运算符&的功能是（）。
- 编写一个4位加法计数器VHDL程序的进程
- 简述如何利用计数器精确控制时序。
- 进程必须位于（）内部，变量必须定义于（）
- 指出下面的实体描述中存在的四处语法错误并
- 任何时序电路都以（）为驱动信号，时序电路
- VHDL语言中std_logic类型取值
- 一个最简单的VHDL语言由哪几部分组成？
- 设D0为’1’，D1为’0’，D2为’1
- 赋值语句是（并行/串行）（）执行的，if
- 根据已给出的全加器的VHDL程序，试写出
- 实体的端口模式用来说明数据、信号通过该端
- VHDL程序一般包含几个组成部分？各部分
- 请简述自上至下硬件电路设计方法的基本过程
- VHDL语言与计算机C语言的没有差别。
- 进程的敏感信号表具有什么作用？列出敏感信
- 图中给出了4位逐位进位全加器，请完成其V
- 整型对象的范围约束通常用（）关键词，位矢
- 结构体有三种描述方式，分别是（）、行为、
- 简述moore状态机和mealy状态机的