试题详情
- 简答题任何时序电路都以（）为驱动信号，时序电路只是在时钟信号的边沿到来时，其状态才发生改变。
关注下方微信公众号，在线模考后查看
热门试题
- VHDL程序的基本结构至少应包括实体、（
- 信号的代入通常用（），变量用（）。
- 并置运算符&的功能是（）。
- 在VHDL的常用对象中，信号、（）可以被
- VHDL程序的基本结构包括库、（）、实体
- CONSTANT T2：std_logi
- 定义一个变量a，数据类型为4位位向量（）
- 若某变量被定义为数值型变量，未赋初始值时
- 在一个实体的端口方向说明时，输入使用in
- VHDL语言中std_logic类型取值
- VHDL可以采用层次化的设计，一个高层的
- CONSTANT T2：std_logi
- 编写一个2输入与门的VHDL程序，请写出
- 三态门电原理图如右图所示，真值表如左图所
- IF语句根据指定的条件来确定语句执行顺序
- 根据下表填写完成一个3-8线译码器的VH
- 进程语句中，不管在何时，process语
- 编写一个4位加法计数器VHDL程序的进程
- Moore状态机输出只是状态机当前状态的
- 简述VHDL语言与计算机语言的差别。