试题详情
- 判断题CONSTANT T2：std_logic <= ’0’;
关注下方微信公众号，在线模考后查看
热门试题
- 编写一个2输入与门的VHDL程序，请写出
- 根据已给出的全加器的VHDL程序，试写出
- signal标识符合法吗？
- 简述VHDL语言与计算机语言的差别。
- 结构体有三种描述方式，分别是（）、行为、
- 语句type wr is（wr0，wr1
- VHDL的客体，或称数据对象包括了常数、
- VHDL可以采用层次化的设计，一个高层的
- VHDL语言数据对象有哪几种？
- 若某变量被定义为数值型变量，未赋初始值时
- 信号的代入通常用（），变量用（）。
- 赋值语句是（并行/串行）（）执行的，if
- 用IF语句编写一个四选一电路，要求输入d
- 8digital标识符合法吗？
- VHDL语言的变量和信号有什么区别？
- 进程语句是设计人员描述结构体时使用最为频
- 设D0为’1’，D1为’0’，D2为’1
- CONSTANT T2：std_logi
- 简述moore状态机和mealy状态机的
- 表达式C<=A+B中，A、B、C的数据类