试题详情
- 简答题设D0为’1’，D1为’0’，D2为’1’，D3为’0’，D3&D2&D1&D0的运算结果是“0101”，D1&D2&D3&D4的运算结果是“（）”。
关注下方微信公众号，在线模考后查看
热门试题
- 编写一个4位加法计数器VHDL程序的进程
- 进程的敏感信号表具有什么作用？列出敏感信
- 进程设计要点是什么?
- CONSTANT T2：std_logi
- VHDL可以采用层次化的设计，一个高层的
- VHDL程序的基本结构包括库、（）、实体
- 结构体有三种描述方式，分别是（）、行为、
- 在结构体中定义一个全局变量（VARIAB
- 用IF语句编写一个四选一电路，要求输入d
- 并置运算符&的功能是（）。
- 图中给出了4位逐位进位全加器，请完成其V
- 在VHDL的常用对象中，信号、（）可以被
- 判断CLK信号上升沿到达的语句是（）.
- CONSTANT T2：std_logi
- 1_Digital标识符合法吗？否，/1
- （）状态机输出只依赖于器件的当前状态，与
- VHDL是否区分大小写？
- 一个最简单的VHDL语言由哪几部分组成？
- 三态门电原理图如右图所示，真值表如左图所
- IF语句根据指定的条件来确定语句执行顺序