试题详情
- 简答题简述CPLD与FPGA的异同。
关注下方微信公众号，在线模考后查看
热门试题
- VHDL语言的变量和信号有什么区别？
- 表示‘0’‘1’；两值逻辑的数据类型是b
- 早期的可编程逻辑器件包括（）。
- VHDL程序一般包含几个组成部分？各部分
- VHDL程序的基本结构至少应包括实体、（
- （）状态机输出只依赖于器件的当前状态，与
- VHDL是否区分大小写？
- 任何时序电路都以（）为驱动信号，时序电路
- 在VHDL的常用对象中，信号、（）可以被
- 简述实体端口的模式。
- 12_bit标识符合法吗？
- 语句type wr is（wr0，wr1
- 请分别列举一个常用的库和程序包（）、us
- 一个信号处于高阻（三态）时的值在VHDL
- 基于乘积项技术构造的可编程逻辑器件叫做（
- 简述CPLD与FPGA的异同。
- 一个VHAL程序中仅能使用一个进程（pr
- 完成下图所示的触发器。
- 根据已给出的全加器的VHDL程序，试写出
- VHDL语言的预算操作包括了逻辑运算符、