试题详情
- 单项选择题Verilog语言与C语言的区别，不正确的描述是（）
A、Verilog语言可实现并行计算，C语言只是串行计算；
B、Verilog语言可以描述电路结构，C语言仅仅描述算法；
C、Verilog语言源于C语言，包括它的逻辑和延迟；
D、Verilog语言可以编写测试向量进行仿真和测试。
关注下方微信公众号，在线模考后查看
热门试题
- 编程实现带异步清0、异步置1的D触发器。
- 关于过程块以及过程赋值描述中，下列正确的
- 怎样理解在进程语句中，阻塞语句没有延迟这
- ASIC
- 你所知道的可编程逻辑器件有（至少两种）：
- 试用verilog语言产生如下图所示的测
- 简要说明仿真时阻塞赋值与非阻塞赋值的区别
- 可编程器件分为（）和CPLD。
- LPM
- 根据调用子模块的不同抽象级别，模块的结构
- 关于函数的描述下列说法不正确的是（）
- 下列语句中，不属于并行语句的是：（）
- 试使用 Verilog HDL 设计一
- 用assign描述的语句我们一般称之为（
- 子系统设计优化，主要考虑提高资源利用率
- Verilog的基本设计单元是模块。它是
- 下面是通过case语句实现四选一电路部分
- 编程实现两个4位二进制数相减的程序。
- 有限状态机分为（）和Mealy两种类型。
- 为什么在Verilog语言中，其综合只支