试题详情
- 简答题用assign描述的语句我们一般称之为（）逻辑，并且它们是属于并行语句，即于语句的书写次序无关。而用always描述的语句我们一般称之为组合逻辑或（）逻辑，并且它们是属于串行语句，即于语句的书写有关。
关注下方微信公众号，在线模考后查看
热门试题
- 在进程中什么情况下综合为时序电路？什么情
- 简要说明仿真时阻塞赋值与非阻塞赋值的区别
- inout端口可以定义成下列哪种数据类型
- 一个大型的组合电路总延时为100ns，采
- P，Q，R都是4bit的输入矢量，下面哪
- Verilog的基本设计单元是模块。它是
- 基于EDA软件的FPGA/CPLD设计
- 阻塞性赋值符号为（），非阻塞性赋值符号为
- EDA缩写的含义为（）
- Verilog语言规定了逻辑电路中信号的
- LPM
- 两个进程之间是（）语句。而在Always
- 状态机的编码风格包括一段式、两段式和三段
- 下列哪些Verilog的基本门级元件是多
- 请根据以下两条语句的执行，最后变量A中
- RTL
- 下面哪个是可以用verilog语言进行描
- 可编程器件分为（）和CPLD。
- 简述FPGA与CPLD两种器件应用特点。
- 随着EDA技术的不断完善与成熟，自顶向下