试题详情
- 简答题一个大型的组合电路总延时为100ns，采用流水线将它分为两个较小的组合电路，理论上电路最高工作频率可达（）MHz。
关注下方微信公众号，在线模考后查看
热门试题
- 已知“a=1b’1；b=3b’001；”
- 根据调用子模块的不同抽象级别，模块的结构
- 在verilog语言中，a=4b’101
- 块语句有两种，一种是begin-end语
- 在进程中只有当敏感信号是沿触发（即上升沿
- 下列描述代码可综合的是（）
- 状态机常用状态编码有（）。
- 完整的条件语句将产生（）电路，不完整的条
- 请根据以下两条语句的执行，最后变量A中
- ASIC
- 在verilog语言中整型数据与（）位寄
- 试设计一个 3/8 译码器，规定模块定义
- 怎样理解在进程语句中，阻塞语句没有延迟这
- Verilog 语言规定的两种主要的数据
- 进程语句的启动条件是怎样？
- 简要说明仿真时阻塞赋值与非阻塞赋值的区别
- 用EDA技术进行电子系统设计的目标是最终
- 为什么在Verilog语言中，其综合只支
- 下列标识符中，（）是不合法的标识符。
- 编程实现带异步清0、异步置1的D触发器。