试题详情
- 简答题Verilog 语言规定的两种主要的数据类型分别是 wire(或 net) 和 reg 。程序模块中输入，输出信号的缺省类型为 （） 。
关注下方微信公众号，在线模考后查看
热门试题
- 根据调用子模块的不同抽象级别，模块的结构
- FPGA
- 一个大型的组合电路总延时为100ns，采
- 试用verilog语言，利用内置基本门级
- 块语句有两种，一种是begin-end语
- 试用verilog语言描述：图示为一个4
- 关于过程块以及过程赋值描述中，下列正确的
- 状态机的编码风格包括一段式、两段式和三段
- 已知x=4’b1001,y=4’0110
- Verilog HDL中任务可以调用其他
- Reg型和wire型信号有什么本质的区别
- 下列描述代码可综合的是（）
- EDA缩写的含义为（）
- 元件实例语句“notif1#（1：3：4
- 怎样理解在进程语句中，阻塞语句没有延迟这
- 在高速系统设计中，下列哪种优化方案的目的
- RTL
- 用assign描述的语句我们一般称之为（
- 在进程中什么情况下综合为时序电路？什么情
- 有限状态机分为（）和Mealy两种类型。