试题详情
- 简答题 试用verilog语言描述：图示为一个4位移位寄存器，是由四个D触发器（分别设为U1，U2，U3，U4）构成的。其中seri_in是这个移位寄存器的串行输入；clk为移位时脉冲输入；clr为清零控制信号输入；Q[1]~Q[3]则为移位寄存器的并行输出。
关注下方微信公众号，在线模考后查看
热门试题
- 根据下面的程序，画出产生的信号波形。
- 随着EDA技术的不断完善与成熟，自顶向下
- Verilog的基本设计单元是模块。它是
- P，Q，R都是4bit的输入矢量，下面哪
- 可编程器件分为（）和CPLD。
- 下列哪些Verilog的基本门级元件是多
- 简述有限状态机FSM分为哪两类？有何区别
- 基于EDA软件的FPGA/CPLD设计
- 在verilog中，下列语句哪个不是分支
- Verilog连线类型的驱动强度说明被省
- 目前国际上较大的PLD器件制造公司有（）
- 在verilog语言中，a=4b’101
- EDA缩写的含义为（）
- 下面哪个是可以用verilog语言进行描
- Verilog语言规定了逻辑电路中信号的
- Verilog HDL语言进行电路设计方
- 你所知道的可编程逻辑器件有（至少两种）：
- 已知“a=1b’1；b=3b’001；”
- 状态机的编码风格包括一段式、两段式和三段
- IEEE