试题详情
- 单项选择题下列哪些Verilog的基本门级元件是多输出（）
A、nand
B、nor
C、and
D、not
关注下方微信公众号，在线模考后查看
热门试题
- 基于EDA软件的FPGA/CPLD设计
- 完整的条件语句将产生（）电路，不完整的条
- Reg型和wire型信号有什么本质的区别
- EDA缩写的含义为（）
- Verilog语言与C语言的区别，不正确
- 在进程中只有当敏感信号是沿触发（即上升沿
- ASIC
- 根据下面的程序，画出产生的信号波形。
- LPM
- 关于函数的描述下列说法不正确的是（）
- 简述有限状态机FSM分为哪两类？有何区别
- 完整的条件语句将产生（）电路，不完整的条
- 进程语句的启动条件是怎样？
- 可编程器件分为（）和CPLD。
- 下面哪个是可以用verilog语言进行描
- 在进程中什么情况下综合为时序电路？什么情
- 在高速系统设计中，下列哪种优化方案的目的
- 已知“a=1b’1；b=3b’001；”
- 试用verilog语言描述：图示为一个4
- Verilog连线类型的驱动强度说明被省