试题详情
- 简答题Reg型和wire型信号有什么本质的区别？Reg型信号的初始值一般是什么？
关注下方微信公众号，在线模考后查看
热门试题
- 设计一个带有异步复位控制端和时钟使能控制
- RTL
- 编写一个带异步清零、异步置位的D触发器。
- 根据调用子模块的不同抽象级别，模块的结构
- 块语句有两种，一种是begin-end语
- 试用verilog语言描述：图示为一个4
- 大规模可编程器件主要有FPGA、CPLD
- 可编程器件分为（）和CPLD。
- 元件实例语句“notif1#（1：3：4
- LPM
- 系统函数和任务函数的首字符标志为（），预
- 下列语句中，不属于并行语句的是：（）
- 下面哪个是可以用verilog语言进行描
- 子系统设计优化，主要考虑提高资源利用率
- 为什么在Verilog语言中，其综合只支
- 简要说明仿真时阻塞赋值与非阻塞赋值的区别
- Verilog语言与C语言的区别，不正确
- 下列数组描述中不正确的代码是（）。
- 用EDA技术进行电子系统设计的目标是最终
- 可编程逻辑器件的优化过程主要是对（）和资