试题详情
- 简答题设计一个带有异步复位控制端和时钟使能控制端的10进制计数器。
关注下方微信公众号，在线模考后查看
热门试题
- SOPC
- 简述FPGA与CPLD两种器件应用特点。
- IEEE
- 下列语句中，不属于并行语句的是：（）
- specparam语句和paramete
- 在进程中什么情况下综合为时序电路？什么情
- 子系统设计优化，主要考虑提高资源利用率
- Verilog HDL中任务可以调用其他
- 随着EDA技术的不断完善与成熟，自顶向下
- Verilog HDL语言进行电路设计方
- 下列标识符中，（）是不合法的标识符。
- 一个大型的组合电路总延时为100ns，采
- 在case语句中至少要有一条（）语句
- 简述基于数字系统设计流程包括哪些步骤？
- 目前国际上较大的PLD器件制造公司有（）
- 在进程中只有当敏感信号是沿触发（即上升沿
- Verilog 语言规定的两种主要的数据
- Verilog的基本设计单元是模块。它是
- 编程实现两个4位二进制数相减的程序。
- 完整的条件语句将产生（）电路，不完整的条