试题详情
- 简答题IEEE
关注下方微信公众号，在线模考后查看
热门试题
- 下面哪个是可以用verilog语言进行描
- 随着EDA技术的不断完善与成熟，（）的设
- Verilog 语言规定的两种主要的数据
- 编程实现带同步清0、同步置1的D触发器。
- 在进程中只有当敏感信号是沿触发（即上升沿
- 试设计一个 3/8 译码器，规定模块定义
- 简要说明仿真时阻塞赋值与非阻塞赋值的区别
- 下列代码描述中，不能产生时序逻辑的（）
- 在verilog语言中整型数据与（）位寄
- 大规模可编程器件主要有FPGA、CPLD
- 下列语句中，不属于并行语句的是：（）
- 用assign描述的语句我们一般称之为（
- 编程实现带异步清0、异步置1的D触发器。
- 下列描述中采用时钟正沿触发且reset异
- 可编程器件分为（）和CPLD。
- IEEE 标准的硬件描述语言是 （）和
- 简述基于数字系统设计流程包括哪些步骤？
- 编程实现两个4位二进制数相减的程序。
- 完整的条件语句将产生（）电路，不完整的条
- 简述FPGA与CPLD两种器件应用特点。