试题详情
- 单项选择题在verilog语言中整型数据与（）位寄存器数据在实际意义上是相同的。
A、8
B、16
C、32
D、64
关注下方微信公众号，在线模考后查看
热门试题
- 阻塞性赋值符号为（），非阻塞性赋值符号为
- 在verilog中，下列语句哪个不是分支
- 下列描述代码可综合的是（）
- 请根据以下两条语句的执行，最后变量A中
- 可编程逻辑器件的优化过程主要是对（）和资
- 为什么在Verilog语言中，其综合只支
- 下列描述中采用时钟正沿触发且reset异
- Verilog语言规定了逻辑电路中信号的
- 根据调用子模块的不同抽象级别，模块的结构
- 简要说明仿真时阻塞赋值与非阻塞赋值的区别
- IP
- 试用verilog语言，利用内置基本门级
- 可编程器件分为（）和CPLD。
- SOPC
- 程序注解，并说明整个程序完成的功能。
- 简述FPGA与CPLD两种器件应用特点。
- 编程实现带同步清0、同步置1的D触发器。
- 试设计一个 3/8 译码器，规定模块定义
- 你所知道的可编程逻辑器件有（至少两种）：
- Verilog连线类型的驱动强度说明被省