试题详情
- 简答题IP
关注下方微信公众号，在线模考后查看
热门试题
- 在verilog语言中，a=4b’101
- 下列语句中，不属于并行语句的是：（）
- IEEE 标准的硬件描述语言是 （）和
- EDA缩写的含义为（）
- 块语句有两种，一种是begin-end语
- 用阻塞赋值方式编程实现二选一功能。
- 完整的条件语句将产生（）电路，不完整的条
- 用EDA技术进行电子系统设计的目标是最终
- specparam语句和paramete
- Verilog HDL语言进行电路设计方
- ASIC
- 可编程器件分为（）和CPLD。
- 简述Verilog HDL编程语言中函数
- 阻塞性赋值符号为（），非阻塞性赋值符号为
- P，Q，R都是4bit的输入矢量，下面哪
- 编程实现两个4位二进制数相减的程序。
- 下列描述代码可综合的是（）
- 试用verilog语言产生如下图所示的测
- 下列描述中采用时钟正沿触发且reset异
- 系统函数和任务函数的首字符标志为（），预