试题详情
- 简答题块语句有两种，一种是begin-end语句，通常用来标志（）执行的语句；一种是fork-join语句，通常用来标志（）执行的语句。
关注下方微信公众号，在线模考后查看
热门试题
- 元件实例语句“notif1#（1：3：4
- 关于过程块以及过程赋值描述中，下列正确的
- EDA
- 在Verilog语言中什么情况下必需使用
- 完整的条件语句将产生（）电路，不完整的条
- 基于EDA软件的FPGA/CPLD设计
- 在case语句中至少要有一条（）语句
- 一个大型的组合电路总延时为100ns，采
- 已知x=4’b1001,y=4’0110
- Verilog语言规定了逻辑电路中信号的
- Verilog连线类型的驱动强度说明被省
- 有限状态机分为（）和Mealy两种类型。
- Verilog HDL中任务可以调用其他
- 下列描述代码可综合的是（）
- 试用verilog语言，利用内置基本门级
- 进程语句的启动条件是怎样？
- 在进程中只有当敏感信号是沿触发（即上升沿
- 可编程逻辑器件的优化过程主要是对（）和资
- 关于函数的描述下列说法不正确的是（）
- ASIC