试题详情
- 简答题已知x=4’b1001,y=4’0110,则x的4位补码为4’b1111，而y的4位的补码为（）
关注下方微信公众号，在线模考后查看
热门试题
- IEEE 标准的硬件描述语言是 （）和
- 元件实例语句“notif1#（1：3：4
- 下列描述代码可综合的是（）
- 在Verilog语言中什么情况下必需使用
- 完整的条件语句将产生（）电路，不完整的条
- 编程实现带同步清0、同步置1的D触发器。
- 试使用 Verilog HDL 设计一
- 根据下面的程序，画出产生的信号波形。
- 编程实现带异步清0、异步置1的D触发器。
- 用EDA技术进行电子系统设计的目标是最终
- 关于函数的描述下列说法不正确的是（）
- 下列哪些Verilog的基本门级元件是多
- inout端口可以定义成下列哪种数据类型
- 大规模可编程器件主要有FPGA、CPLD
- 试用verilog语言产生如下图所示的测
- 程序注解，并说明整个程序完成的功能。
- 两个进程之间是（）语句。而在Always
- IP
- 完整的条件语句将产生（）电路，不完整的条
- 下列标识符中，（）是不合法的标识符。