试题详情
- 简答题编程实现带同步清0、同步置1的D触发器。
关注下方微信公众号，在线模考后查看
热门试题
- 进程语句的启动条件是怎样？
- 随着EDA技术的不断完善与成熟，（）的设
- 下列语句中，不属于并行语句的是：（）
- 在verilog语言中整型数据与（）位寄
- 试用verilog语言描述：图示为一个4
- 为什么在Verilog语言中，其综合只支
- 编写一个带异步清零、异步置位的D触发器。
- IP
- 程序注解，并说明整个程序完成的功能。
- 大型数字逻辑电路设计采用的IP核有软IP
- 请根据以下两条语句的执行，最后变量A中
- Verilog 语言规定的两种主要的数据
- 一个大型的组合电路总延时为100ns，采
- 你所知道的可编程逻辑器件有（至少两种）：
- inout端口可以定义成下列哪种数据类型
- 试用verilog语言产生如下图所示的测
- EDA缩写的含义为（）
- Reg型和wire型信号有什么本质的区别
- 设计一个带有异步复位控制端和时钟使能控制
- 块语句有两种，一种是begin-end语