试题详情
- 简答题设计一个带有异步复位控制端和时钟使能控制端的10进制计数器。端口设定如下：输入端口：CLK：时钟，RST：复位端，EN：时钟使能端，LOAD://置位控制端，DIN：置位数据端；输出端口：COUT：进位输出端，DOUT：计数输出端。
关注下方微信公众号，在线模考后查看
热门试题
- 一个大型的组合电路总延时为100ns，采
- IEEE
- 程序注解，并说明整个程序完成的功能。
- 用EDA技术进行电子系统设计的目标是最终
- Verilog的基本设计单元是模块。它是
- 完整的条件语句将产生（）电路，不完整的条
- 根据调用子模块的不同抽象级别，模块的结构
- 随着EDA技术的不断完善与成熟，自顶向下
- specparam语句和paramete
- 编程实现带同步清0、同步置1的D触发器。
- 在verilog中，下列语句哪个不是分支
- 子系统设计优化，主要考虑提高资源利用率
- 在case语句中至少要有一条（）语句
- 怎样理解在进程语句中，阻塞语句没有延迟这
- 用阻塞赋值方式编程实现二选一功能。
- 编程实现带异步清0、异步置1的D触发器。
- 下列代码描述中，不能产生时序逻辑的（）
- 在进程中什么情况下综合为时序电路？什么情
- IP
- 目前国际上较大的PLD器件制造公司有（）