试题详情
- 单项选择题在verilog中,下列语句哪个不是分支语句?()
A、if-else
B、case
C、casez
D、repeat
关注下方微信公众号,在线模考后查看

热门试题
- 在高速系统设计中,下列哪种优化方案的目的
- 试用verilog语言产生如下图所示的测
- ISP
- 子系统设计优化,主要考虑提高资源利用率
- 设计一个带有异步复位控制端和时钟使能控制
- Verilog语言规定了逻辑电路中信号的
- 下面哪个是可以用verilog语言进行描
- 在verilog语言中整型数据与()位寄
- RTL
- 你所知道的可编程逻辑器件有(至少两种):
- 元件实例语句“notif1#(1:3:4
- LPM
- 根据下面的程序,画出产生的信号波形。
- 下列哪些Verilog的基本门级元件是多
- 在case语句中至少要有一条()语句
- 试用verilog语言描述:图示为一个4
- 子系统设计优化,主要考虑提高资源利用率
- 下面是通过case语句实现四选一电路部分
- Reg型和wire型信号有什么本质的区别
- 在Verilog语言中什么情况下必需使用