试题详情
- 简答题Verilog语言规定了逻辑电路中信号的4种状态，分别是0，1，X和Z。其中0表示低电平状态，1表示高电平状态，X表示不定态（或未知状态），Z表示（）。
关注下方微信公众号，在线模考后查看
热门试题
- 设计一个带有异步复位控制端和时钟使能控制
- Verilog连线类型的驱动强度说明被省
- Verilog 语言规定的两种主要的数据
- Verilog HDL语言进行电路设计方
- SOPC
- specparam语句和paramete
- 子系统设计优化，主要考虑提高资源利用率
- 试设计一个 3/8 译码器，规定模块定义
- 怎样理解在进程语句中，阻塞语句没有延迟这
- 设计一个带有异步复位控制端和时钟使能控制
- 阻塞性赋值符号为（），非阻塞性赋值符号为
- ISP
- 关于过程块以及过程赋值描述中，下列正确的
- Reg型和wire型信号有什么本质的区别
- RTL
- Verilog HDL中任务可以调用其他
- 在verilog中，下列语句哪个不是分支
- 大规模可编程器件主要有FPGA、CPLD
- 一个大型的组合电路总延时为100ns，采
- 用阻塞赋值方式编程实现二选一功能。