试题详情
- 简答题RTL
关注下方微信公众号，在线模考后查看
热门试题
- CPLD
- LPM
- 编程实现两个4位二进制数相减的程序。
- Verilog语言规定了逻辑电路中信号的
- 两个进程之间是（）语句。而在Always
- 随着EDA技术的不断完善与成熟，（）的设
- SOPC
- 一个大型的组合电路总延时为100ns，采
- Reg型和wire型信号有什么本质的区别
- P，Q，R都是4bit的输入矢量，下面哪
- 关于过程块以及过程赋值描述中，下列正确的
- 下列语句中，不属于并行语句的是：（）
- 根据下面的程序，画出产生的信号波形。
- 简述Verilog HDL编程语言中函数
- 已知“a=1b’1；b=3b’001；”
- 在进程中什么情况下综合为时序电路？什么情
- 设计一个带有异步复位控制端和时钟使能控制
- 目前国际上较大的PLD器件制造公司有（）
- 试用verilog语言产生如下图所示的测
- 程序注解，并说明整个程序完成的功能。