试题详情
- 简答题 程序注解，并说明整个程序完成的功能。
关注下方微信公众号，在线模考后查看
热门试题
- Verilog 语言规定的两种主要的数据
- 子系统设计优化，主要考虑提高资源利用率
- EDA
- 编程实现带同步清0、同步置1的D触发器。
- 试设计一个 3/8 译码器，规定模块定义
- CPLD
- 试用verilog语言，利用内置基本门级
- 下列描述代码可综合的是（）
- 设计一个带有异步复位控制端和时钟使能控制
- Verilog语言规定了逻辑电路中信号的
- 子系统设计优化，主要考虑提高资源利用率
- 大型数字逻辑电路设计采用的IP核有软IP
- 在verilog语言中整型数据与（）位寄
- P，Q，R都是4bit的输入矢量，下面哪
- 用EDA技术进行电子系统设计的目标是最终
- 编程实现带异步清0、异步置1的D触发器。
- 基于EDA软件的FPGA/CPLD设计
- 你所知道的可编程逻辑器件有（至少两种）：
- 简述FPGA与CPLD两种器件应用特点。
- ASIC