试题详情
- 单项选择题 基于EDA软件的FPGA/CPLD设计流程为:原理图/HDL文本输入→综合→_____→_____→适配→编程下载→硬件测试。正确的是()。 ①功能仿真 ②时序仿真 ③逻辑综合 ④配置 ⑤分配管脚
A、③①
B、①⑤
C、④⑤
D、④②
关注下方微信公众号,在线模考后查看

热门试题
- 一个大型的组合电路总延时为100ns,采
- 简述基于数字系统设计流程包括哪些步骤?
- 编程实现带同步清0、同步置1的D触发器。
- EDA
- CPLD
- 下列描述中采用时钟正沿触发且reset异
- 在进程中什么情况下综合为时序电路?什么情
- 状态机常用状态编码有()。
- 可编程逻辑器件的优化过程主要是对()和资
- 试用verilog语言描述:图示为一个4
- 元件实例语句“notif1#(1:3:4
- P,Q,R都是4bit的输入矢量,下面哪
- 下列标识符中,()是不合法的标识符。
- 试设计一个 3/8 译码器,规定模块定义
- 根据下面的程序,画出产生的信号波形。
- 子系统设计优化,主要考虑提高资源利用率
- Verilog HDL语言进行电路设计方
- 阻塞性赋值符号为(),非阻塞性赋值符号为
- Verilog的基本设计单元是模块。它是
- 在verilog中,下列语句哪个不是分支