试题详情
- 简答题试设计一个 3/8 译码器，规定模块定义为 module Decoder(Out,In,En),其中 Out为译码器输出，In 为译码器输入，En 为译码使能输入。要求：写出 3/8 译码器 Verilog HDL设计程序并注释.
关注下方微信公众号，在线模考后查看
热门试题
- 下面哪个是可以用verilog语言进行描
- FPGA
- EDA缩写的含义为（）
- 完整的条件语句将产生（）电路，不完整的条
- 简述Verilog HDL编程语言中函数
- 一个大型的组合电路总延时为100ns，采
- 程序注解，并说明整个程序完成的功能。
- 阻塞性赋值符号为（），非阻塞性赋值符号为
- 下列描述中采用时钟正沿触发且reset异
- 目前国际上较大的PLD器件制造公司有（）
- 在高速系统设计中，下列哪种优化方案的目的
- P，Q，R都是4bit的输入矢量，下面哪
- 简述基于数字系统设计流程包括哪些步骤？
- SOPC
- EDA
- 你所知道的可编程逻辑器件有（至少两种）：
- 下列描述代码可综合的是（）
- 用阻塞赋值方式编程实现二选一功能。
- 已知x=4’b1001,y=4’0110
- 用assign描述的语句我们一般称之为（