试题详情
- 单项选择题在高速系统设计中，下列哪种优化方案的目的不是为了提高系统的工作频率（）
A、流水线
B、树型结构
C、迟置信号后移
D、资源共享
关注下方微信公众号，在线模考后查看
热门试题
- 完整的条件语句将产生（）电路，不完整的条
- 在verilog语言中整型数据与（）位寄
- 你所知道的可编程逻辑器件有（至少两种）：
- 请根据以下两条语句的执行，最后变量A中
- 在进程中只有当敏感信号是沿触发（即上升沿
- FPGA
- 试用verilog语言产生如下图所示的测
- 两个进程之间是（）语句。而在Always
- EDA缩写的含义为（）
- 块语句有两种，一种是begin-end语
- 大规模可编程器件主要有FPGA、CPLD
- 下列哪些Verilog的基本门级元件是多
- 根据下面的程序，画出产生的信号波形。
- 状态机常用状态编码有（）。
- 可编程逻辑器件的优化过程主要是对（）和资
- 简述Verilog HDL编程语言中函数
- IEEE
- 简要说明仿真时阻塞赋值与非阻塞赋值的区别
- 子系统设计优化，主要考虑提高资源利用率
- 编程实现两个4位二进制数相减的程序。