试题详情
- 简答题可编程逻辑器件的优化过程主要是对（）和资源的处理过程。
关注下方微信公众号，在线模考后查看
热门试题
- 大型数字逻辑电路设计采用的IP核有软IP
- 试用verilog语言，利用内置基本门级
- Verilog连线类型的驱动强度说明被省
- 块语句有两种，一种是begin-end语
- Verilog的基本设计单元是模块。它是
- 下列描述代码可综合的是（）
- 下面是通过case语句实现四选一电路部分
- 在case语句中至少要有一条（）语句
- SOPC
- 系统函数和任务函数的首字符标志为（），预
- 简述Verilog HDL编程语言中函数
- 可编程器件分为（）和CPLD。
- P，Q，R都是4bit的输入矢量，下面哪
- 请根据以下两条语句的执行，最后变量A中
- 你所知道的可编程逻辑器件有（至少两种）：
- 完整的条件语句将产生（）电路，不完整的条
- 在verilog语言中，a=4b’101
- 为什么在Verilog语言中，其综合只支
- 简述基于数字系统设计流程包括哪些步骤？
- 用EDA技术进行电子系统设计的目标是最终