试题详情
- 单项选择题在verilog语言中，a=4b’1011，那么&a=（）
A、4b’1011
B、4b’1111
C、1b’1
D、1b’0
关注下方微信公众号，在线模考后查看
热门试题
- 下列标识符中，（）是不合法的标识符。
- 完整的条件语句将产生（）电路，不完整的条
- 系统函数和任务函数的首字符标志为（），预
- CPLD
- Verilog语言与C语言的区别，不正确
- 设计一个带有异步复位控制端和时钟使能控制
- 块语句有两种，一种是begin-end语
- 下面哪个是可以用verilog语言进行描
- 编程实现带异步清0、异步置1的D触发器。
- 目前国际上较大的PLD器件制造公司有（）
- 基于EDA软件的FPGA/CPLD设计
- specparam语句和paramete
- 怎样理解在进程语句中，阻塞语句没有延迟这
- 一个大型的组合电路总延时为100ns，采
- Reg型和wire型信号有什么本质的区别
- RTL
- 根据下面的程序，画出产生的信号波形。
- 在进程中只有当敏感信号是沿触发（即上升沿
- 下列代码描述中，不能产生时序逻辑的（）
- 简述基于数字系统设计流程包括哪些步骤？