试题详情
- 单项选择题 下列代码描述中，不能产生时序逻辑的（）
A、A
B、B
C、C
关注下方微信公众号，在线模考后查看
热门试题
- 下面哪个是可以用verilog语言进行描
- 大型数字逻辑电路设计采用的IP核有软IP
- RTL
- 编程实现带同步清0、同步置1的D触发器。
- 你所知道的可编程逻辑器件有（至少两种）：
- Verilog连线类型的驱动强度说明被省
- 简述基于数字系统设计流程包括哪些步骤？
- 一个大型的组合电路总延时为100ns，采
- 已知“a=1b’1；b=3b’001；”
- 试用verilog语言产生如下图所示的测
- 块语句有两种，一种是begin-end语
- 可编程器件分为（）和CPLD。
- 简要说明仿真时阻塞赋值与非阻塞赋值的区别
- 在进程中什么情况下综合为时序电路？什么情
- 状态机的编码风格包括一段式、两段式和三段
- 随着EDA技术的不断完善与成熟，（）的设
- specparam语句和paramete
- Verilog语言与C语言的区别，不正确
- 关于函数的描述下列说法不正确的是（）
- LPM