试题详情
- 简答题大型数字逻辑电路设计采用的IP核有软IP、（）和硬IP。
关注下方微信公众号，在线模考后查看
热门试题
- 子系统设计优化，主要考虑提高资源利用率
- 关于函数的描述下列说法不正确的是（）
- 在verilog中，下列语句哪个不是分支
- 程序注解，并说明整个程序完成的功能。
- 在case语句中至少要有一条（）语句
- 编程实现求补码的程序，输入是带符号的8位
- SOPC
- 试用verilog语言产生如下图所示的测
- IP
- 下列数组描述中不正确的代码是（）。
- 随着EDA技术的不断完善与成熟，（）的设
- 根据下面的程序，画出产生的信号波形。
- 根据调用子模块的不同抽象级别，模块的结构
- 试用verilog语言，利用内置基本门级
- 已知“a=1b’1；b=3b’001；”
- 下列代码描述中，不能产生时序逻辑的（）
- 根据下面的程序，画出产生的信号波形。
- 状态机常用状态编码有（）。
- 试设计一个 3/8 译码器，规定模块定义
- CPLD