试题详情
- 单项选择题下列数组描述中不正确的代码是()。
A、integer cou [7:0] ;
B、reg bool [16:0] ;
C、integer mat [4:0][0:127] ;
D、reg [8*8:1] carray_value;
关注下方微信公众号,在线模考后查看

热门试题
- 编程实现一个并行加载串行输出的程序,输入
- 在verilog中,下列语句哪个不是分支
- 已知x=4’b1001,y=4’0110
- 在verilog语言中整型数据与()位寄
- 设计一个带有异步复位控制端和时钟使能控制
- 为什么在Verilog语言中,其综合只支
- 下面是通过case语句实现四选一电路部分
- 程序注解,并说明整个程序完成的功能。
- 完整的条件语句将产生()电路,不完整的条
- 编程实现带异步清0、异步置1的D触发器。
- 进程语句的启动条件是怎样?
- 用EDA技术进行电子系统设计的目标是最终
- 随着EDA技术的不断完善与成熟,自顶向下
- Verilog的基本设计单元是模块。它是
- 试用verilog语言描述:图示为一个4
- 块语句有两种,一种是begin-end语
- 完整的条件语句将产生()电路,不完整的条
- 目前国际上较大的PLD器件制造公司有()
- ASIC
- 简述Verilog HDL编程语言中函数