试题详情
- 简答题编程实现一个并行加载串行输出的程序，输入是一个8位的二进制数。
关注下方微信公众号，在线模考后查看
热门试题
- 在verilog语言中，a=4b’101
- 编写一个带异步清零、异步置位的D触发器。
- 随着EDA技术的不断完善与成熟，自顶向下
- inout端口可以定义成下列哪种数据类型
- Verilog连线类型的驱动强度说明被省
- 根据下面的程序，画出产生的信号波形。
- 试设计一个 3/8 译码器，规定模块定义
- 试用verilog语言，利用内置基本门级
- 在verilog中，下列语句哪个不是分支
- IEEE 标准的硬件描述语言是 （）和
- 下列语句中，不属于并行语句的是：（）
- 程序注解，并说明整个程序完成的功能。
- Verilog语言与C语言的区别，不正确
- 完整的条件语句将产生（）电路，不完整的条
- 编程实现求补码的程序，输入是带符号的8位
- Verilog HDL语言进行电路设计方
- 下列描述中采用时钟正沿触发且reset异
- 目前国际上较大的PLD器件制造公司有（）
- 可编程逻辑器件的优化过程主要是对（）和资
- 请根据以下两条语句的执行，最后变量A中