试题详情
- 单项选择题 下列描述中采用时钟正沿触发且reset异步下降沿复位的代码描述是（）
A、A
B、B
C、C
D、D
关注下方微信公众号，在线模考后查看
热门试题
- Verilog HDL中任务可以调用其他
- 怎样理解在进程语句中，阻塞语句没有延迟这
- P，Q，R都是4bit的输入矢量，下面哪
- IP
- RTL
- 下列描述中采用时钟正沿触发且reset异
- IEEE
- 基于EDA软件的FPGA/CPLD设计
- 用assign描述的语句我们一般称之为（
- 在verilog语言中整型数据与（）位寄
- 下面是通过case语句实现四选一电路部分
- EDA缩写的含义为（）
- 编程实现带异步清0、异步置1的D触发器。
- 完整的条件语句将产生（）电路，不完整的条
- 编程实现求补码的程序，输入是带符号的8位
- 块语句有两种，一种是begin-end语
- 关于过程块以及过程赋值描述中，下列正确的
- 编程实现带同步清0、同步置1的D触发器。
- 下列描述代码可综合的是（）
- 进程语句的启动条件是怎样？