试题详情
简答题Verilog的基本设计单元是模块。它是由两部分组成，一部分描述（）；另一部分描述逻辑功能，即定义输入是如何影响输出的。

  • 关注下方微信公众号，在线模考后查看

热门试题