试题详情
- 简答题EDA
关注下方微信公众号，在线模考后查看
热门试题
- 随着EDA技术的不断完善与成熟，（）的设
- 随着EDA技术的不断完善与成熟，自顶向下
- ISP
- P，Q，R都是4bit的输入矢量，下面哪
- 在verilog中，下列语句哪个不是分支
- 大型数字逻辑电路设计采用的IP核有软IP
- Verilog语言与C语言的区别，不正确
- 完整的条件语句将产生（）电路，不完整的条
- Verilog HDL中任务可以调用其他
- 编程实现两个4位二进制数相减的程序。
- 编程实现一个并行加载串行输出的程序，输入
- Verilog 语言规定的两种主要的数据
- 状态机常用状态编码有（）。
- Verilog的基本设计单元是模块。它是
- 完整的条件语句将产生（）电路，不完整的条
- 试设计一个 3/8 译码器，规定模块定义
- 请根据以下两条语句的执行，最后变量A中
- 块语句有两种，一种是begin-end语
- 下列数组描述中不正确的代码是（）。
- 进程语句的启动条件是怎样？