试题详情
- 简答题简述FPGA与CPLD两种器件应用特点。
关注下方微信公众号，在线模考后查看
热门试题
- 在进程中什么情况下综合为时序电路？什么情
- SOPC
- 下列描述代码可综合的是（）
- RTL
- 用assign描述的语句我们一般称之为（
- 在verilog语言中，a=4b’101
- 元件实例语句“notif1#（1：3：4
- 试用verilog语言产生如下图所示的测
- 子系统设计优化，主要考虑提高资源利用率
- 简述有限状态机FSM分为哪两类？有何区别
- 编程实现带同步清0、同步置1的D触发器。
- 为什么在Verilog语言中，其综合只支
- 简述Verilog HDL编程语言中函数
- Verilog 语言规定的两种主要的数据
- Verilog HDL中任务可以调用其他
- 系统函数和任务函数的首字符标志为（），预
- 有限状态机分为（）和Mealy两种类型。
- EDA缩写的含义为（）
- 子系统设计优化，主要考虑提高资源利用率
- 下列数组描述中不正确的代码是（）。